PC1E3.0简介及信号和协议测试方法安捷伦科技（中国）有限公司：李凯一、前言PCI Express(简称PCIE)总线是PCI总线的串行版本，其采用多对高速串行的差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的5Gbps以及现在正逐渐开始应用的3代8Gbps。PCIE标准是由PC1-SIG组织制定，自从推出以来，1代和2代标准已经在PC和Server上逐渐普及，用于支持高速显卡以及其它接口卡对于高速数据传输的要求。出于支持更高总线数据吞吐率的目的，PC1-S1G组织在2010年制定了PCIE3.0,即PCIE3代的规范。目前，PCIE3.0已经开始出现在一些高端的Server上，而在普通PC上的应用也是指日可待。那么PCE3.0总线究竟有什么特点？对于其测试有什么特殊的地方呢？我们这里就来探讨一下。二、PCIE3.0简介1、信号速率的变化首先我们看一下制定PCIE3代规范的目的，其目的主要是要在现有的FR4板材和接插件的基础上提供比PCE2代高一倍的有效数据传输速率，同时保持和原有1代、2代设备的兼容。别看这是个简单的目的，但实现起来可不容易。我们知道，PCIE2代在每对差分线上的数据传输速率是5Gbps,相对于1代提高了1倍；而3代要相对于2代把速率也提高一倍，理所当然的是把数据传输速率提高到10Gbps。但是就是这个10Gbps把PCl-SIG给难住了，因为PC和Server上出于成本的考虑，普遍使用便宜的FR4的PCB板材以及廉价的接插件，无论采用什么技术都很难保证10GbPs的信号还能在原来的信号路径上可靠地传输很远的距离（典型距离是15~30cm)。因此PCl-S1G最终决定把PCIE3代的数据传输速率定在8Gbps。但是8Gbps比着2代的5Gbps并没有高一倍，所以PCI-SIG决定在3代标准中把在1代和2代中使用的8b/10b编码去掉。我们知道，在PCIE1代和2代中为了保证数据的传输密度、直流平衡以及内嵌时钟的目的，每8bt数据会编码成10bit数据传输。因此，5Gbps的实际有效数据传输速率是5 GbpsX8b/10b=4Gbps。这样，如果在PCIE3代中不使用8b/10b编码，其有效数据传输速率就能比着2代的4Gbps提高1倍。但是这样问题又来了，数据如果不经编码传输很难保证数据传输密度和直流平衡，接收端的时钟恢复电路也很容易失锁，于是PCE3代里面采用了扰码的方法，即数据传输前先和一个多项式进行异或，这样传输链路上的数据就看起来比较有随机性，到了接收端再用相同的多项式把数据恢复出来。通过上述方法，PCIE3代可以用8Gbps的传输速率实现比2代的5Gbps高1倍的数据传输速率。2、发送端的变化但是问题远没有结束，即使数据速率只有8Gbps,要在原有的廉价PCB和接插件上实现可靠传输也还要解决一些新的问题。其中最大的问题是信号的损耗，FR4板材对信号高频成分有很大衰减，而信号速率越高，其高频成分越多，所以衰减也就更厉害。下图是不同速率的信号经过10英寸的FR4板材的PCB传输以后信号的眼图，我们可以看到8Gps的信号在接收端基本上看不到眼图了，更不要说进行有效的数据接收。2.5Gb/s5Gb/s8Gb/s为了解决这个问题，在PCIE的1代和2代中使用了去加重(De-emphasis)技术，即信号的发射端(TX)在发送信号时对跳变bit(代表信号中的高频成分)加大幅度发送，这样可以部分补偿一下传输线路对高频成分的衰减，从而得到比较好的眼图。De-emphasis off,measured at receiverDe-emphasis on,measured at transmitterDe-emphasis on,measured at receiverPCIE1代中采用了一3.5db的去加重，PCIE2代中采用了一3.5db和一6db的去加重，而对于3代来说，由于信号速率更高，需要采用更加复杂的2阶去加重技术。即除了跳变bit增大幅度发送(De-emphasis)以外，在跳变bit的前1个bit也要增大幅度发送，这个增大的幅度通常叫做Preshoot。